7.4
1. Pendahuluan[kembali]
Voltage divider bias atau Rangkaian pembagi tegangan merupakan rangkaian yang pada dasarnya terdiri dari komponen resisitor dan Transistor.Rangkaian ini digunakan untuk mengukur atau menentukan besaran tegangan,arus, dan tahanan dari suatu rangkaian yang nantinya adalah untuk membuat transistor yang ada didepannya dapat bekerja, dan mengkonversi besar kecil resistor yang ada.
2. Tujuan[kembali]
a.) Memahami prinsip kerja voltage-divider biasing dan keuntungan dari teknik ini dalam rangkaian transistor.
b.) Mampu merancang dan menganalisis rangkaian voltage-divider biasing yang baik dan efisien.
c.) Memahami persamaan-persamaan yang terdapat dalam voltage-divider biasing
3. Alat dan Bahan[kembali]
ALAT
Oscilloscope Oscilloscope adalah alat ukur yang berfungsi untuk memproyeksikan bentuk sinyal listrik agar dapat dilihat dan dipelajari
B. Voltmeter
BAHAN
a.) Resistor
Resistor adalah komponen elektronika yang berfungsi untuk menghambat atau membatasi aliran listrik yang mengalir dalam suatu rangkaian elektronika.
Berikut adalah simbol resistor dalam bentuk gambar yang sering digunakan dalam suatu desain rangkaian elektronika,
Berikut merupakan nilai resistor berdasarkan kode warna,
Ground adalah titik yang dianggap sebagai titik kembalinya arus listrik arus searah atau titik kembalinya sinyal bolak balik atau titik patokan (referensi) dari berbagai titik tegangan dan sinyal listrik di dalam rangkaian elektronika.
c.) JFET N Channel
JFET N Channel memiliki lapisan tipis semikonduktor tipe P yang dibentuk di atas substrat tipe N. Lapisan tipis tersebut sering disebut sebagai terminal Gate.
d.) Kapasitor
Kapasitor adalah alat yang digunakan untuk menyimpan energi dan arus listrik pada jangka waktu tertentu.

4. Dasar Teori[kembali]
Susunan bias voltage-divider yang diterapkan pada penguat transistor BJT juga diterapkan pada penguat FET seperti yang ditunjukkan oleh Gambar 7.17. Konstruksi dasarnya sama persis, tetapi analisis dc masing-masing sangat berbeda. IG = 0 A untuk penguat FET, tetapi magnitudo IB untuk penguat BJT common-emitter dapat mempengaruhi level dc arus dan tegangan pada kedua sirkuit masukan dan keluaran.
Jaringan rangkaian pada Gambar 7.17 digambar ulang seperti yang ditunjukkan pada Gambar 7.18 untuk analisis dc. semua kapasitor telah diganti dengan sirkuit terbuka seperti pada Gambar 7.18b. Sumber VDD dibagi menjadi dua sumber setara karena IG = 0 A, Maka hukum arus Kirchhoff IR1 = IR2. Dan rangkaian seri setara dapat digunakan untuk menemukan nilai VG, Tegangan VG sama dengan tegangan yang melintasi R2 dapat dicari dengan persamaan :
![]() |
| Persamaan 1 |
Menerapkan hukum tegangan Kirchhoff searah jarum jam pada loop yang ditunjukkan pada Gambar 7.18 menghasilkan:
![]() |
| Persamaan 2 |
![]() |
| Persamaan 3 |
Dengan mensubstitusikan ID = 0 mA ke dalam persamaan 3 maka didapatkan nilai VGS :
Hasilnya menentukan bahwa setiap kali kita memplot Persamaan 3 , jika ID = 0 mA, nilai V GS untuk plot akan menjadi VG volt. Seperti gambar berikut :
Dua titik yang didefinisikan di atas memungkinkan pembuatan garis lurus untuk mewakili Persamaan 3. Karena potongan pada sumbu vertikal ditentukan oleh ID = VG/RS dan VG diperbaiki oleh jaringan masuk, Nilai R S yang meningkat akan mengurangi tingkat potongan ID sebagaimana terlihat pada Gambar 7.19.
5. Percobaan[kembali]
a) Prosedur[kembali]
3. Jika sudah benar semua, klik tombol "play", dan jika sudah selesai atau ingin mengubah rangkaian, maka klik tombol "stop"
b) Rangkaiansimulasi [kembali]
Rangkaian 7.17
Rangkaian 7.18
Rangkaian 7.21
c) Video Simulasi [kembali]
6. Download File[kembali]


















.png)
.png)

Komentar
Posting Komentar